Dritta su bus Z80 in alta impedenza

Schemi di elettronica digitale, microcontrollori, FPGA, hardware
Rispondi
mds
Messaggi: 4
Iscritto il: mar 28 giu 2022, 11:16

Dritta su bus Z80 in alta impedenza

Messaggio da mds »

Buonasera a tutti.
Sto giochicchiando con uno Z80, qualche chip e qualche ciop di qua e di là, tutti connessi insieme allegramente. Ho fatto una prova stamattina di portare a massa i pin di Reset e di BusRq, singolarmente e contemporaneamente, e come ci si può aspettare, dopo qualche ciclo di clock, lo Z80 molla i bus dati, indirizzi, rd, wr, memrq e iorq, e fin qui è facile da capire.

Mi è però venuto un dubbio: durante la fase di alta impedenza da parte dello Z80, prima che qualcun altro "acchiappi" almeno i principali pin iorq e memrq per tenerli alti, cosa potrebbe succede? Se disgraziatamente arriva qualche impulso spurio su wr e memrq, presumo ci sia il rischio che qualcosa nella memoria cambi, giusto?

O sotto sotto ci sono da qualche parte delle resistenze di pullup per scongiurare questa possibilità e quasi nessuno lo dice? ;)

Grazie!
Avatar utente
pgv
Messaggi: 484
Iscritto il: gio 17 set 2020, 13:16
Località: Ginevra

Re: Dritta su bus Z80 in alta impedenza

Messaggio da pgv »

Nel datasheet del DMA controller per lo z80 http://www.z80.info/zip/um0081.pdf trovo quanto segue:
Interconnection
In small systems, or where the Z80 DMA shares a board with the CPU, most of the pins on the DMA may be connected directly to the corresponding CPU pins. These pins include the address bus (A15-A0), the data bus (D7-D0), and the control signals MREQ, IORQ, RD, and WR. The interrupt request and bus request signals, INT and BUSREQ, may also be connected directly to the CPU, in common with corresponding open-drain outputs from other devices.
dnque apparentemente se le linee sono abbastanza corte la durata dei "glitch" non basta a creare problemi, io pero' per scaramanzia dei pull-up su MREQ, IORQ, RD e WR ce li metterei...
mds
Messaggi: 4
Iscritto il: mar 28 giu 2022, 11:16

Re: Dritta su bus Z80 in alta impedenza

Messaggio da mds »

pgv ha scritto: lun 14 ago 2023, 15:53 dnque apparentemente se le linee sono abbastanza corte la durata dei "glitch" non basta a creare problemi, io pero' per scaramanzia dei pull-up su MREQ, IORQ, RD e WR ce li metterei...
Grazie per la conferma. Quindi piste corte e dita incrociate, ma meglio anche il pullup.

ciao

Michele
Rispondi