FPGA Vs WireWrap ? Why Not ?

Non sai come realizzare il circuito stampato ? Ecco il posto giusto.
tiziao
Messaggi: 3228
Iscritto il: sab 17 mar 2018, 9:23
Contatta:

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da tiziao »

Ottimo Luciano,
nel caso di bus veloci com vi comportavate... e come veniva realizzato il wrapping immagino che fossero bus differenziali'.

Tiziano
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

Ciao Tiziano,

il gruppo nel quale ho lavorato negli ultimi anni si occupava di sviluppo di NVM (Non Volatile Memory) e la frequenza dei Bus di indirizzo e dati non era particolarmente veloce (20/30Mhz) ragion per cui il WireWrap poco inficiava sulle performance della Testing Board.

Qualche anni fa invece realizzai una Testing Board x un dispositivo di Face Recognition al quale erano connesso veloci Ram Dinamiche.

La peculiarità del poter definire il pad ring sul silicio e nel contempo eseguire un diagramma di bonding (possibilità riservata solo a chi può disporre di tecnologie microelettroniche) finalizzato a ridurre al minimo la lunghezza delle connessioni dei Bus permise di raggiungere velocità di circa 80 Mhz mediante connessioni filate.

Nell'ultimo anno ho collaborato con un Gruppo che si occupava di sviluppare librerie x componenti ST da utilizzare con il noto STM32Nucleo. Qui la velocità ai connettori dell'STM32Nucleo non crea nessun problema.

Laddove invece richiesto (clock tree) ho utilizzato dei cavetti coassiali x WireWrap con impedenza 50 ohm

Ribadisco che l'utilizzo di questa tecnica nel 2018 trova la sua ragion d'essere se ben contestualizzata nelle possibilità che può ragionevolmente offrire, nel caso della board con FPGA che ho postato la frequenza interna con opportuno PLL raggiungeva i 100Mhz ed ovviamente si riduceva sui canali digitali di IN/OUT utilizzati a circa 20Mhz.

In poche parole non sono le performance che si devono chiedere al WireWrap ma le peculiarità ben descritte da Wikipedia.

Luciano
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

Buona Pasqua a tutti, vista la festività e visti i complimenti ricevuti da Guido e da Tiziano nel Post della capsula microfonica 2.0 in merito alla mia destrezza nel realizzare prototipi con la tecnica del wire wrap (in questo post ci sono numerosi link utili a comprendere tale modalità), dall'uovo sono usciti delle istantanee di Testing Boards che ho realizzato nei miei predenti anni di lavoro in STMicroelectronics .

Lo scopo è mostrare la flessibilità di tale tecnica che unitamente alle design rules accordate con i progettisti hanno permesso di testare una miriade di Testchip che a loro volta hanno prodotto brevetti, articoli ed hanno anticipato di un decennio ciò che tutti noi usiamo quotidianamente (speech recognition (vedi Siri o Cortana) , Touch Chip (vedi riconoscitore di impronte digitali, CMOS CAMERA per Face Recognition, NonVolatileMemory Multilivello, etc.

La prima istantanea mostra un prototipo del lontano 1995 con un sensore CMOS B/N ed un primordiale TouchChip con i fili di bonding tenuti insieme da resina bicomponente.

La possibilità di connessione orizzontale e verticale delle due board consentivano un ottimale ergonomia di test dei due TestChip

La seconda istantanea mostra un prototipo di speech recognition

La terza istantanea un dettaglio delle connessioni
Allegati
20180116_150107PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019205929PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019205933PHOTORESIZERCROPRESIZEANDSHAREIMAGESINB.jpg
20180116_150107PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019205929PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019205933PHOTORESIZERCROPRESIZEANDSHAREIMAGESINB.jpg (172.08 KiB) Visto 4330 volte
P0000146.jpg
P0000146.jpg (138.55 KiB) Visto 4330 volte
IMG_20150312_122631 - Copia.jpg
IMG_20150312_122631 - Copia.jpg (176.95 KiB) Visto 4330 volte
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

ed a seguire :

Interfaccia PALM

TestChip DRONE

e la Pagoda Board
Allegati
Pagoda Board.jpg
Pagoda Board.jpg (126.31 KiB) Visto 4330 volte
Drone.jpg
Drone.jpg (70.5 KiB) Visto 4330 volte
Palm Board.jpg
Palm Board.jpg (99.95 KiB) Visto 4330 volte
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

Testing Board allocata nella Probe Station PM8 per contattare direttamente il silicio con micropunte attive e passive

Mp3 Player

Face Recognition
Allegati
Temperatura 005PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210354.jpg
Temperatura 005PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210354.jpg (135.25 KiB) Visto 4329 volte
Face Recognition.jpg
Face Recognition.jpg (232.51 KiB) Visto 4329 volte
Testing Board & Probe Station PM8.jpg
Testing Board & Probe Station PM8.jpg (186.4 KiB) Visto 4329 volte
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

STM32 Nucleo Board con shield ... orizzontale :)

altri
Allegati
BeFunky_WrappingTechniquePHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210352.jpg
BeFunky_WrappingTechniquePHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210352.jpg (97.31 KiB) Visto 4329 volte
TOP_1_~1PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210333.jpg
TOP_1_~1PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210333.jpg (112.65 KiB) Visto 4329 volte
STM32 orizzontale.jpg
STM32 orizzontale.jpg (99.86 KiB) Visto 4329 volte
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

Con questi ultimi tre scatti concludo.

Ho voluto esemplificare con delle foto l'infinità possibilità offerta da tale tecnica che ovviamente è da utilizzare come fast prototyping e sopratutto quando lo schematico è working progress ...

Nel mio gruppo di R&S lo schematico iniziale era da ritenersi una minuta ... alla quale, dopo l'arrivo del silicio ed i primi test si incrementava piano piano e con ripensamenti a volte notevoli in funzione della risposta del TestChip.

E' pur vero che oggi con JLCPCB si possono ottenere a buon prezzo degli ottimi circuiti stampati ma purtroppo come avrete notato dalle foto i pins dei TestChip e della componentistica di contorno richiedono un numero di layers adeguati con il conseguente aumento dei costi.

Ma sopratutto nella mia esperienza un rifacimento continuo di tali PCB in funzione dell'incremento o del ripensamento del circuito iniziale.

Buona Pasquetta

Luciano
Allegati
P0002514PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210259.jpg
P0002514PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210259.jpg (69.92 KiB) Visto 4329 volte
P0001361PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210251.jpg
P0001361PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210251.jpg (67.39 KiB) Visto 4329 volte
Temperatura 006PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210354.jpg
Temperatura 006PHOTORESIZERCROPRESIZEANDSHAREIMAGESINBATCH21042019210354.jpg (169.78 KiB) Visto 4329 volte
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

... scusate ma mi sono dimenticato una ulteriore feature ... il cavetto coassiale a 50 ohm wire wrap ... costi proibitivi :shock:
Allegati
WireWrap Coax 50 ohm (2).jpg
WireWrap Coax 50 ohm (2).jpg (93.89 KiB) Visto 4328 volte
Guido
Messaggi: 1201
Iscritto il: dom 18 mar 2018, 20:21

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Guido »

Veramente complimenti ! Bellissimo ! Direi che oltre un valore tecnico, questi prototipi potrebbero avere un valore artistico. E' un tipo di lavoro che mi sarebbe piaciuto fare, ma ormai i componenti SMD imperano.
Luciano1960
Messaggi: 92
Iscritto il: ven 27 lug 2018, 23:02

Re: FPGA Vs WireWrap ? Why Not ?

Messaggio da Luciano1960 »

Ciao Guido,

è vero che i componenti smd imperano ma nel contempo nascono come funghi i relativi Adapter che consentono comunque l'utilizzo delle millefori.

Nel mio caso la millefori utilizzata è un valore aggiunto della performance di questi prototipi, si tratta infatti di una millefori a 4 Layers con i due layers interni utilizzati come Split Planes (tipicamente la GND e la VDD con il numero maggiore di connessioni)

Split Planes connesse con una goccia di stagno sapientemente formata da manualità e temperatura adeguata ...

Le rimanenti alimentazioni o GND (analogica o digitale) sono poi connesse tra loro con una mia tecnica realizzata con filo stagnato da 0.8mm, pinza e morsa ...

Se fai uno zoom sul bottom view di qualche Testing Boards le poi individuare

Inoltre, la possibilità di avere una densità enorme per cm quadrato di connessioni grazie al wirewrap ,è possibile ridurre al minimo la lunghezza dei fili ed i problemi di crosstalk sono azzerati dalla casualità del percorso dei fili e dalla loro guaina.

In quasi 24 anni di laboratorio R&S ho visto testare quasi un centinaio di TestChip analogici e digitali anche molto complessi ma solo in un paio di occasioni ci sono stati dei problemi legati al wiring, risolti comunque integrando le connessioni che lo richiedevano con coax a 50 ohm o "bondando" il TestChip (in poche parole creando un pinout custom) affinchè si potesse ridurre al minimo le distanze ma sopratutto che fossero simili.

Buona Pasquetta
Rispondi